Système sur une puce

Cet article est une ébauche concernant l’électronique.

Vous pouvez partager vos connaissances en l’améliorant (comment ?) selon les recommandations des projets correspondants.

Consultez la liste des tâches à accomplir en page de discussion.

Un système sur une puce, souvent désigné dans la littérature scientifique par le terme anglais « system on a chip » (d'où son abréviation SoC), est un système complet embarqué sur un seul circuit intégré (« puce »), pouvant comprendre de la mémoire, un ou plusieurs microprocesseurs, des périphériques d'interface, ou tout autre composant nécessaire à la réalisation de la fonction attendue.

Il peut également comprendre de la logique, de la mémoire (statique, dynamique, flash, ROM, PROM, EPROM ou EEPROM), des dispositifs (capteurs) mécaniques, opto-électroniques, chimiques ou biologiques et des circuits radio.

Exemples d'applications

Processeur d'images DIGIC Canon ou EXPEED de Nikon
Processeur Cell du consortium STI
Architecture ARM : Toutes les puces contenant des processeurs ARM Cortex-A, que ce soit Allwinner, Exynos de Samsung, MediaTek, OMAP de Texas Instruments, Rockchip, Tegra de Nvidia, Snapdragon de Qualcomm, Xgene d'APM (destiné aux serveurs) etc. ou les microcontrôleurs ARM Cortex-M, comme le STM32 de STMicroelectronics.
Architecture x86 : différentes déclinaisons du processeur Intel Atom, Intel Core et AMD Fusion reprennent ce principe, limité au processeur et aux unités de calculs. Les commerciaux des architectures x86 appellent cela « APU », mais en architecture informatique un APU désigne de façon générique une unité spécialisée dans l'accélération des calculs, que ce soit GPU, GPGPU, DSP…
Architecture Xtensa de Tensilica (en), principalement utilisée dans l'ESP8266 et l'ESP32.

Voir aussi

Sur les autres projets Wikimedia :

Comment embarquer un processeur dans un FPGA, sur Wikiversity

Liens externes

(en) IEEE International System-on-Chip Conference (SOCC) - Conférence internationale annuelle du IEEE spécialisée sur la recherche et le développement des systèmes sur puce.
(en) International Technology Roadmap on Semiconductors (ITRS)

v · m

Technologies de processeur

Modèles

Architecture

Général	Microarchitecture Architecture de type Harvard Architecture de von Neumann Architecture Dataflow Transport triggered architecture Boutisme Mémoire Non uniform memory access (NUMA) Hiérarchie de mémoire Mémoire virtuelle Bus informatique Réseau systolique
Mots	Architecture 8 bits 15 bits (Apollo Guidance Computer) 16 bits 22 bits (Zuse 3) 32 bits 40 bits 50 bits (Atanasoff–Berry Computer) 64 bits 128 bits

Instruction

Jeu	Processeur basé sur la pile Processeur de signal numérique Processeur vectoriel Microprocesseur à jeu d'instructions étendu (CISC) Processeur à jeu d'instructions réduit (RISC) Very long instruction word (VLIW) Explicitly parallel instruction computing (EPIC) Explicit data graph execution (en) (EDGE) Minimal instruction set computer (MISC) Ordinateur à jeu d'instruction unique (OISC) Zero instruction set computer (ZISC) Informatique quantique Mode d'adressage
Famille	Motorola 680x0 VAX x86 Architecture ARM Architecture MIPS PowerPC Architecture SPARC SuperH DEC Alpha IA-64 OpenRISC RISC-V Microblaze Little man computer IBM System/3x0 System/390 System z
Exécution	Pipeline Bulle Exécution dans le désordre Algorithme de Tomasulo Renommage de registres Prédiction de branchement Exécution spéculative File
Performance	Instructions par cycle (IPC) Instructions par seconde (IPS) Opérations en virgule flottante par seconde (FLOPS)

Types

Général	Central processing unit (CPU) Processeur graphique (GPU) General-purpose processing on graphics processing units (GPGPU) Processeur vectoriel Coprocesseur Application-specific integrated circuit (ASIC) System in package (SiP)
Par usage	Système embarqué Microprocesseur Multi-cœur Multiprocesseur Microcontrôleur Processeur softcore
On chip	Système sur une puce (SoC) Programmable (PSoC) Réseau sur une puce (NoC)
Accélération matérielle	Accelerated processing unit (APU) Puce d'accélération de réseaux de neurones (NPU) Processeur d'images (IPU) Processeur physique (PPU) Processeur de signal numérique (DSP) Tensor Processing Unit (TPU) Cryptoprocesseur sécurisé Processeur réseau (NPU) Processeur de bande de base (BP)

Microarchitecture

Parallélisme

Général	Pipelining Scalaire Superscalaire Tâche Thread Processus Multitâche Préemptif Parallélisme de donnée Processeur vectoriel Calcul distribué
Processus	Multithreading Hyperthreading Superthreading (en) Simultaneous multithreading (SMT) Symmetric multiprocessing (SMP) Asymmetric multiprocessing (AMP)
Taxonomie de Flynn	Single instruction on single data (SISD) Single instruction multiple data (SIMD) SWAR Single instruction multiple threads (SIMT) Multiple instructions single data (MISD) Multiple instructions on multiple data (MIMD)

Circuiterie et unité

Général	Circuit intégré Signaux mixtes Circuit booléen Interrupteur Électronique analogique Cœur Cache Processeur Algorithme Cohérence Bus
Exécution	Unité arithmétique et logique (ALU) Additionneur Multiplieur Unité de calcul en virgule flottante (FPU) Unité de gestion de mémoire (MMU) Translation lookaside buffer (TLB) Prédiction de branchement Contrôleur mémoire
Porte logique	Combinatoire Séquentielle Quantique
Registre	Registre de processeur Registre d'état Banc de registres Registre à décalage Registre tampon mémoire Registre d'adresse mémoire Compteur ordinal
Contrôle	Mémoire tampon Microprogrammation Image ROM Compteur
Chemin de données	Multiplexeur Décaleur